22.10.2004

REC'D 0 9 DEC 2004

WIPO

PCT

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 4月27日

出 願 番 号 Application Number: 特願2004-131542

[ST. 10/C]:

[JP2004-131542]

出 願 人
Applicant(s):


松下電器産業株式会社


THE STATE OF THE S

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年11月26日

特許庁長官 Commissioner, Japan Patent Office (i) (ii)





藤田 篤史

担当

06-6445-2128

【氏名又は名称】

【電話番号】

【連絡先】



【選任した代理人】

【識別番号】 100117581

【弁理士】

【氏名又は名称】 二宮 克也

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄

【選任した代理人】

【識別番号】 100121728

【弁理士】

【氏名又は名称】 井関 勝守

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 16,000円

【提出物件の目録】


【物件名】 特許請求の範囲 1

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0217869



【請求項1】

与えられる電気的パルスに応じてその抵抗値が変化する材料(可変抵抗材料)を用いた 記憶素子であって、

半導体基板上に形成されソース,ドレイン,およびゲートを有するトランジスタと、 前記トランジスタの上部に形成される保護絶縁膜と、

前記保護絶縁膜の上部に形成される導電膜と、

前記導電膜の上部に形成されかつ前記可変抵抗材料によって構成される可変抵抗膜と、 前記可変抵抗膜の上部に形成される2つの電極と、

前記トランジスタのドレインおよびソースのうちいずれか一方と前記導電膜とを電気的 に接続するコンタクトプラグとを備える

ことを特徴とする記憶素子。

【請求項2】

請求項1において、

前記導体膜は、

前記可変抵抗膜のうち前記2つの電極の各々の直下に存在する部分と前記コンタクトプラグとを電気的に接続することができる大きさを有する

ことを特徴とする記憶素子

【請求項3】

請求項1において、

前記可変抵抗材料は、ペロブスカイト構造の酸化物である

ことを特徴とする記憶素子。

【請求項4】

請求項3において、

前記ペロブスカイト構造の酸化物は、巨大磁気抵抗材料である

ことを特徴とする記憶素子。

【請求項5】

請求項3において、

前記ペロブスカイト構造の酸化物は、高温超伝導材料である

ことを特徴とする記憶素子。

【請求項6】

請求項1において、

前記可変抵抗材料は、イルメナイト構造の酸化物である

ことを特徴とする記憶素子。

【請求項7】

請求項6において、

前記イルメナイト構造の酸化物は、非線形光学材料である

ことを特徴とする記憶素子。

【請求項8】

請求項1において、

前記導電膜は、

Pt, Ag, Au, Ir, Ru, Ti, Ta, Al, Cu, RuO3, RuO2, SrRuO3, LaCoO3, SrCoO3, LaSrCoO3, TiN, TiOx, YBa2Cu3Ox, IrO2, TaSiN, MoNのうちのいずれか1つ、あるいはそれらの混合物から構成されている

ことを特徴とする記憶素子。

【請求項9】

請求項1において、

前記電極は、

Cu, Al, Ag, Pt, Au, Ir, Ru, Os, Ti, Ta, のうちのいずれか1つ、あるいはそれらの混合物から構成されていることを特徴とする記憶素子。



【発明の名称】記憶素子

【技術分野】

[0001]

本発明は、電源を切っても記憶情報が消えない不揮発性の記憶素子および記憶素子の構造に関する。

【背景技術】

[0002]

近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために不揮発性メモリ素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み/読み出し時間の高速化、長寿命化の要求がますます高まりつつある。現在、不揮発性メモリ素子としては半導体トランジスタのゲート部分に浮遊ゲートを設け、その浮遊ゲート内に電子を注入するメカニズムを用いて不揮発性を実現したフラッシュメモリが実用化され、デジタルカメラやパーソナルコンピュータの外部記憶素子として多く用いられている。

【特許文献1】米国特許第6,204,139号公報

【特許文献2】米国特許第6,473,332号公報

【発明の開示】

【発明が解決しようとする課題】

[0003]

しかしながら、フラッシュメモリは書き込み電力が大きい、書き込み時間が長い、書き換え寿命が短い、大容量化(素子の微細化)が困難等の多くの課題を有している。そのため、現在これらフラッシュメモリの課題を解決すべく、強誘電体を用いた半導体メモリ(FeRAM)、TMR(トンネルMR)材料を用いた半導体メモリ(MRAM)、相変化材料用いた半導体メモリ(OUM)等の新規な不揮発性記憶素子の開発が盛んに行われている。しかし、これらの記憶素子もFeRAMに関しては素子の微細化が困難であり、MRAMに関しては書き込み電力が高い、OUMに関しては書き換え寿命が短い等の課題を有しており、不揮発性の固体記憶素子に対する全ての要望を満たす記憶素子がないのが現状である。

[0004]

本発明の目的は、記憶素子の大容量化、書き込み電力の低減、書き込み/読み出し時間の高速化、長寿命化の要求を満たす記憶素子を提供することである。

【課題を解決するための手段】

[0005]

この発明による記憶素子は、与えられる電気的パルスに応じてその抵抗値が変化する材料(可変抵抗材料)を用いる。この記憶素子は、トランジスタと、保護絶縁膜と、導電膜と、可変抵抗膜と、2つの電極と、コンタクトプラグとを備える。トランジスタは、半導体基板上に形成されソース、ドレイン、およびゲートを有する。保護絶縁膜は、トランジスタの上部に形成される。導体膜は、保護絶縁膜の上部に形成される。可変抵抗膜は、導電膜の上部に形成されかつ可変抵抗材料によって構成される。2つの電極は、可変抵抗膜の上部に形成される。コンタクトプラグは、トランジスタのドレインおよびソースのうちいずれか一方と導電膜とを電気的に接続する。

[0006]

上記記憶素子では、電極と導電膜との間に電気的パルスが印加されると、可変抵抗膜のうち電極の直下に存在する領域(可変抵抗部)の抵抗値が変化する。つまり、可変抵抗部は複数の抵抗状態を有する。この複数の抵抗状態の各々に数値を対応付ければ、1ビットあるいは多ビットの情報を記憶することができる。また、トランジスタがスイッチの役割を果たすので、メモリセルとして用いることができる。

[0007]

好ましくは、上記導電膜は、上記可変抵抗膜のうち前記電極の直下に存在する部分とコ 出証特2004-3107454 ンタクトプラグとを電気的に接続することができる大きさを有する。

[00008]

好ましくは、上記可変抵抗材料は、ペロブスカイト構造の酸化物である。

[0009]

好ましくは、上記ペロブスカイト構造の酸化物は、巨大磁気抵抗材料である。

[0010]

好ましくは、上記ペロブスカイト構造の酸化物は、高温超伝導材料である。

[0011]

好ましくは、上記可変抵抗材料は、イルメナイト構造の酸化物である。

[0012]

好ましくは、上記イルメナイト構造の酸化物は、非線形光学材料である。

[0013]

好ましくは、上記導電膜は、Pt, Ag, Au, Ir, Ru, Ti, Ta, Al, Cu, RuO3, RuO2, SrRu 03, LaCoO3, SrCoO3, LaSrCoO3, TiN, TiOx, YBa2Cu3Ox, IrO2, TaSiN, MoNのうちのいず れかひとつ、あるいはそれらの混合物から構成されている。

[0014]

好ましくは、上記電極は、Cu, Al, Ag, Pt, Au, Ir, Ru, Os, Ti, Ta, のうちのいずれ かひとつ、あるいはそれらの混合物から構成されていることを特徴とする。

【発明の効果】

[0015]

以上のように、従来の不揮発性固体記憶素子で課題となっていた、書き込み電力が高い 書き込み時間が長い,書き換え寿命が短い,大容量化(素子の微細化)が困難等の多く の課題を全て解決することができる不揮発性固体記憶素子を実現することができる。

【発明を実施するための最良の形態】

[0016]

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または 相当部分には同一の符号を付しその説明は繰り返さない。

[0017]

(第1の実施形態)

<全体構成>

この発明の第1の実施形態による記憶素子の全体構成を図1に示す。この記憶素子1で は、半導体基板101上にドレイン102aおよびソース102bを形成しゲート酸化膜 103を介してゲート104を形成することによってトランジスタT1が形成され、その トランジスタT1を保護絶縁膜105で覆い、その保護絶縁膜105上に導電膜107を 形成し、その導電膜107上にスパッタリング法によって可変抵抗膜108を形成し、導 電膜107とソース102bがコンタクトプラグ106によって接続され、可変抵抗膜1 08上に2つの電極109a,109bが形成されて一つの記憶素子を構成する構造とな っている。電極109aと導電膜107との間に所定のパルス電圧が印加されると、可変 抵抗膜108のうち電極109aの直下に存在する領域(可変抵抗部108a)の抵抗値 が増加/減少する。また、電極109bと導電膜107との間に所定のパルス電圧が印加 されると、可変抵抗膜108のうち電極109bの直下に存在する領域(可変抵抗部10 8 b) の抵抗値が増加/減少する。この記憶素子1は、可変抵抗部108a,108bを 1つのメモリセルM1として利用し、可変抵抗部108a,108bの抵抗変化を用いて 1 ビットあるいは多ビットの情報 (ビットデータ) を記憶する。

[0018]

<大きさ>

保護絶縁膜105の膜厚は、ゲート104と導電膜107とが電気的に接続しない程度 の厚さであればよい。導電膜107の幅は、少なくともコンタクトプラグ106と可変抵 抗部108a,108bとを電気的に接続することができる程度の幅であればよい。電極 109a,電極109bは、導電膜107の幅に収まる区域に形成すればよい。このよう

出証特2004-3107454



にすれば、導電膜107と電極109a,109bとの間に電界を生じさせることができる。また、電極109aと電極109bとの距離は、電極109aと導電膜107との間で発生する電界が電極109bに影響を及ぼさない程度の距離であればよい。このようにすれば、可変抵抗部108a,108bの各々に個別のパルス電圧を印加することができる。

[0019]

なお、本実施形態では、図1に示した記憶素子1は、記憶素子1つあたりの幅を0.28 μ mとし、可変抵抗膜108の膜厚を0.05 μ mとし、保護絶縁膜105の膜厚を0.4 μ mとし、電極109の幅を0.09 μ mとして構成されている。また、導電膜107の幅を記憶素子の幅と同様の0.28 μ mとし、電極109aと電極109bとの距離を0.1 μ mとした。

[0020]

<用いた材料>

本実施形態では、可変抵抗膜 108 としてPr0.7Ca0.3MnO3(PCMO) からなる CMR材料を用い、導電膜 107にはPt、電極 109 a , 109 b にはPt を用いる。また、基板 101 にはPt にはPt にはPt を用い、ゲート酸化膜 Pt の Pt にはPt にはPt の Pt に Pt の Pt の Pt に Pt の Pt の Pt に Pt の Pt の Pt の Pt の Pt の Pt に Pt の Pt の

[0021]

<可変抵抗膜の特性>

次に、図1に示した可変抵抗膜108の特性について説明する。

[0022]

可変抵抗膜 108 の特性を調べるために、図 2 (a), (b)に示すように、基板 20 1上に下部電極 202 を形成し、下部電極 202 上に図 1 に示した可変抵抗膜 108 を形成し、可変抵抗膜 108 上に上部電極 203 を形成して、上部電極 202 および下部電極 203 をパルス電源 204 に接続する。このように構成した後に、パルス電源 204 によって可変抵抗膜 108 に 2 種類のパルス電圧(十極性パルス,一極性パルス)を印加した。十極性パルスは上部電極 203 (電極 109 a または電極 109 b)が下部電極 202 (導電膜 107)に対して十極性となるパルス電圧あり、一極性パルスは上部電極 203 が下部電極 202 に対して一極性となるパルス電圧のある。ここでは、十極性パルスはパルス幅が 10 nsecであり電圧が 10 nsecであり電が 10 nsecであり電が 10 nsecであり電が 10 nsecであり電が 10 nsecであり 10

[0023]

「特性 α]

図 2 (a) のように可変抵抗膜 1 0 8 の表面に対して上部電極 2 0 3 から + 極性パルスを 1 0 回印加すると、可変抵抗膜 1 0 8 のうち上部電極 2 0 3 の直下に存在する領域(可変抵抗部 1 0 8 α)の抵抗値 R は、図 2 (c) のように変化した。このように、本実施形態で用いた PCMO膜(可変抵抗部 1 0 8 α)の抵抗値 R は、膜表面に対して + 極性パルスが印加された回数(パルス数)に依存して増加し、1 0 パルス目で初期値の 0 . 1 k Ω から 9 k Ω まで増加した。

[0024]

次に、可変抵抗部 108α の抵抗値 R を 9 k Ω に増加させた後、図 2 (b) のように可変抵抗膜 108 の表面に対して下部電極 202 から十極性パルス(上部電極 203 から一極性パルス)を 10 回印加すると、可変抵抗部 108α の抵抗値は図 2 (c) のように変化した。このように、本実施形態で用いた PCMO膜(可変抵抗部 108α)の抵抗値 R は、膜表面に対して一極性パルスが印加された回数(パルス数)に依存して減少し、10 パルス目で 9 k Ω から初期値の 0. 1 k Ω に戻った。すなわち、最初に印加したパルス電圧(十極性パルス)に対して逆極性を有するパルス電圧(一極性パルス)を最初に印加したパルス電圧の回数(10 パルス)と同じ回数だけ印加すると、増加/減少した抵抗値 R を初期の状態にリセットすることができる。

[0025]

ここで、可変抵抗膜108の上面に+極性パルスが印加されると抵抗値Rが増加し-極性パルスが印加されると抵抗値Rが減少する特性を特性 α とする。

[0026]

〔特性 β〕

また、PCMO膜の状態(メカニズムは不明)によっては、図3(a), (b), (c)に示すように可変抵抗膜<math>108の表面に対して上部電極203から一極性パルスを印加すると抵抗値Rが増加し、+極性パルスにを印加すると抵抗値Rが減少するものもある。

[0027]

ここで、可変抵抗膜 108 の上面に-極性パルスが印加されると抵抗値 R が増加し+極性パルスが印加されると抵抗値 R が減少する特性を特性 β とする。

[0028]

[抵抗値が変化する限界]

また、可変抵抗膜 108 は、印加される電圧の絶対値(振幅)が所定のレベル以下であると、可変抵抗部 108 a, 108 b の抵抗値 R が変化しないという特性も有する。よって、所定のレベル以下の電圧を可変抵抗部 108 a, 108 b に印加することによって、可変抵抗部 108 a, 108 b の抵抗値 R を測定することが可能である。

[0029]

このように、可変抵抗部 108a, 108bの抵抗値 R は、印加されるパルス電圧の極性 (パルス極性) とそのパルス電圧が印加される回数 (パルス数) に応じて規則的に変化する。よって、異なる抵抗値の各々に特定の数値を割り当てることにより、可変抵抗部 108a, 108b に 2 値もしくは多値の情報 (ビットデータ) を書き込むことが可能である。

[0030]

<回路記号の定義>

ここで、上述のような特性を有する可変抵抗部108a,108bの回路図中での表記を図2(d),(e),図3(d),(e)と定義する。すなわち、記号の矢印の先端に+極性のパルス電圧が印加されると可変抵抗部108a,108bの抵抗値Rが増加し矢印の先端に-極性のパルス電圧が印加されると可変抵抗部108a,108bの抵抗値Rが減少すると定義すると、本特性を有する可変抵抗部108a,108bを回路図中に表記することができる。したがって、この可変抵抗部108a,108の回路記号を用いて図1に示した可変抵抗部108aを図4のように回路図として表記することができる。

[0031]

<等価回路>

図1に示された記憶素子1の等価回路を図4に示す。この回路は、可変抵抗部108a, 108bからなるメモリセルM1と、トランジスタT1と、ワード線W1と、ビット線B1と、プレート線P1a, P1bとを備える。この回路は、記憶モード,リセットモード,および再生モードを有しており、メモリセルM1に2値もしくは多値の情報(ビットデータ)を記憶する。記憶素子1において、トランジスタT1のドレイン102aはビット線B1に接続され、トランジスタT1のゲート104はワード線W1に接続され、電極109aはプレート線P1bに接続される。トランジスタT1は、ゲート104に所定の電圧が印加されると導通する。

[0032]

<記憶モード>

[0033]

まず、プレート線P1bに対して一組の電圧+2Vの+極性パルスと電圧+2Vの+極 出証特2004-3107454



性パルスからなるパルス電圧を印加するとともに、プレート線P1aに対して一組の電圧 -2Vの一極性パルスと電圧-2Vの一極性パルスからなるパルス電圧を印加する。

[0034]

次に、ワード線W1に所定の電圧を印加することによってトランジスタT1を導通させる。

[0035]

次に、ビット線B1に対して一組の電圧+2Vの+極性パルスと電圧-2Vの一極性パルスからなるパルス電圧が印加されると、そのパルス電圧はトランジスタT1を介して可変抵抗部108a,108bに印加される。可変抵抗部108aの抵抗値Rは印加されたパルス電圧に応じて0.1k Ω から9k Ω に増加し、可変抵抗部108bの抵抗値Rは印加されたパルス電圧に応じて9k Ω から0.1k Ω に減少する(図5(b)の1~10パルス目)。

[0036]

このように、ビット線B1に印加されるパルス電圧の回数(パルス数)に応じて可変抵抗部 108a, 108bの抵抗値 R が段階的に増加/減少することにより、メモリセルM3に情報が書き込まれる。つまり、可変抵抗部 108a, 108bの抵抗値 R によって記憶状態を設定することができる。例えば、可変抵抗部 108a0 の抵抗値 R が 01 14 Ω であるときを 01 とし可変抵抗部 108a0 の抵抗値 02 を 03 を 04 を 05 を 05 を 05 と 06 と 06 と 07 できる。

[0037]

<リセットモード>

[0038]

まず、プレート線P1bに対して一組の電圧-2Vの一極性パルスと電圧-2Vの一極性パルスからなるパルス電圧を印加するとともに、プレート線P1aに対して一組の電圧+2Vの十極性パルスと電圧+2Vの十極性パルスからなるパルス電圧を印加する。

[0039]

次に、ワード線W1に所定の電圧を印加することによってトランジスタT1を導通させる。

[0040]

次に、ビット線B1に対して一組の電圧+2Vの+極性パルスと電圧-2Vの一極性パルスからなるパルス電圧が印加されると、そのパルス電圧はトランジスタT1を介して可変抵抗部108a,108bに印加される。可変抵抗部108bの抵抗値Rは印加されたパルス電圧に応じて0.1kΩから9kΩに増加し、可変抵抗部108aの抵抗値Rは印加されたパルス電圧に応じて9kΩから0.1kΩに減少する(図5(b)の11~20パルス目)。

[0041]

このように、可変抵抗部 108a, 108bの各々に対して記憶モードのときに印加されたパルス電圧に対して逆の極性を有するパルス電圧を記憶モードのときにパルス電圧を印加した回数と同じ回数だけ印加すれば、メモリセルM3に書き込まれた情報をリセットすることができる。つまり、可変抵抗部 108a, 108b の記憶状態を初期状態に戻すことができる。

[0042]

以上のような記憶モードおよびリセットモードを交互に10パルスづつ行うと、可変抵抗部 108a, 108bの抵抗値Rは図5(b)のように規則正しく変化する。

[0043]



図4に示したメモリセルM1に書き込まれた情報(ビットデータ)を読み出す再生モー ドについて説明する。

[0044]

まず、プレート線P1aの電位がグランドに落とされた状態になる。

次に、ワード線W1に所定の電圧を印加することによってトランジスタT1を導通させ る。

[0046]

次に、プレート線P1bに再生電圧V0を印加する。なお、可変抵抗部108a,10 8 b の抵抗値の状態(記憶状態)を保持する必要があるため、印加する再生電圧 V 0 の絶 対値(振幅)は、記憶モードおよびリセットモードのときにビット線B1に印加されるパ ルス電圧 (+極性パルスおよび-極性パルス) の絶対値(振幅) よりも小さいものとする

[0047]

次に、プレート線P1 b に印加された再生電圧V0が可変抵抗部108 b に印加される ので、ビット線B1には可変抵抗部108bの抵抗値Rと可変抵抗部108aの抵抗値R との比に応じた出力電圧Voutが出力される。可変抵抗108bの抵抗値Rを「Rb」 とし可変抵抗部108bの抵抗値Raの抵抗値Rを「Ra」とすると、ビット線B1に出 力される出力電圧Voutは、Vout=Ra/(Ra+Rb)×V0 である。

[0048]

ここで、記憶モードにおけるパルス印加を10回行いさらにリセットモードにおけるパ ルス印加を10回行うと、可変抵抗部108a,108bの抵抗値Rは、図6(a)のよ うに変化した。また、パルス電圧が1回印加されるたびに再生モードを行いビット線B1 に出力される出力電圧 V o u t を測定すると、図 6 (b) のようになった。図 6 (b) に 示すように、可変抵抗部108a,108bの抵抗値Rに応じてビット線B1に出力され る出力電圧Voutが異なる。

[0049]

このように、異なる記録状態を分解能良く再生でき、1ビット情報のみならず他ビット 情報を記録・再生することができる。例えば、可変抵抗部108aの抵抗値Rが0.1k Ω のときの出力電圧Voutを「0」とし可変抵抗部108aの抵抗値Rが9k Ω のとき の出力電圧Voute [1]とすることにより、1ビットの情報を読み出すことができる

[0050]

<可変抵抗部の抵抗変化が小さいとき>

. 次に、可変抵抗部108a,108bにおける抵抗値の変化が少ない場合について図7 (a), (b)を参照しつつ説明する。

[0051]

一般に、記憶素子の特性は、異なるメモリアレイの間および同一メモリアレイ内に存在 する記憶素子間でばらつく。このばらつきにより、各々の記憶素子の抵抗値変化が一定に ならず、ある記憶素子では抵抗値の上限が所望する抵抗値よりも高くなりまたある記憶素 子では抵抗の下限が所望する抵抗値よりも低くなることがある。このように、メモリセル M1が生成される場所等の要因によってそのメモリセルM1を構成する可変抵抗部108 a, 108bの抵抗変化が小さくなる場合がある。この場合、1つの可変抵抗部による抵 抗変化によって情報を記憶する構成であると、その抵抗変化が少ない分解能が小さくなり 書き込んだ情報を読み出すことができない可能性がある。一方、本実施形態のメモリセル M1は2つの可変抵抗部108a,108bの各々の抵抗値が相補的に変化しそれらの分 圧比を出力電圧Voutとしている。よって、例えば、図7 (a) のように可変抵抗部1 08a,108bの抵抗値Rが図6(a)の半分であっても、図7(b)のように出力電 圧Voutは図6(b)に示したものとほぼ同一になる。このように、抵抗変化が場所に よりばらついても、異なる記録状態を分解能良く再生することができる。



<効果>

以上のように、本実施形態では、書き込みに要する時間が10nsecと極めて短く、書き込みに要する電圧も4Vと少ないため、従来の課題となっていた書き込み電圧、書き込み速度の低減、および長寿命化を実現することができる。

[0053]

また、2つの記憶素子101a,101bを直列に接続して相補的に変化させる構成により、メモリ素子としての安定な動作および製造歩留まりを大幅に向上させることができる。

[0054]

また、記憶素子108a, 108bに印加される電気的パルスの振幅が小さいほど記憶素子108a, 108bにおける抵抗変化率が低くなるが、出力電圧Voutはほぼ同一の値を示す。よって、書き込み時に印加する電気的パルスの電圧をさらに小さくすることができる。

[0055]

また、本実施形態の記憶素子は、内部にトランジスタを備えているので、可変抵抗部108aをメモリセルとして利用することが可能である。例えば、本実施形態の記憶素子をマトリックス状に配置すれば、メモリアレイとして用いることができる。

[0056]

また、記憶領域である可変抵抗膜そのものはベタ膜のまま利用することができ微細加工をする必要がない構成としているので、従来の記憶素子と比較すると、量産化にも適している。

[0057]

また、電極109は導電膜107の幅に収まる区域に形成すればよいので、導電膜107を大きく形成すれば電極109を形成することができる区域が広くなる。これにより、電極を容易に形成することができる。

[0058]

また、情報を書き込む方法として抵抗変化を利用しているので、高密度化のための微細 化を行っても特に大きな問題がないという利点を有している。

[0059]

さらに、2つの可変抵抗部を一つのメモリセルとして可変抵抗値を相補的に変化させる 構成により、記憶素子としての安定な動作および製造歩留まりを大幅に向上させることが できる利点も有している。

[0060]

なお、可変抵抗膜 108 の特性は特性 β であっても構わない。この場合、記憶モードおよびリセットモードの際に印加する電気的パルスの極性を逆にすれば、同様の効果が得られる。

[0061]


なお、本実施形態では可変抵抗膜としては、Pr0.7Ca0.3Mn03(PCM0)ペロブスカイト構造の酸化物を用いたが、他の巨大磁気抵抗材料、あるいは高温超伝導材料、具体的には例えば、Pr1-xCaxMn03(PCM0)、LaSrMn03、GdBaCoxOy等やイルメナイト構造を有するLiNb03等の非線形光学材料を用いても同様の効果が実現できる。

[0062]

また、本実施形態で述べた可変抵抗膜であるペロブスカイト構造のPCMO材料の形成には、スパッタリング法を用いたが、他の薄膜形成方法であるCVD、MOCVD、スピンコート、レーザーアブレーション等の薄膜作成方法を用いてもなんら差し支えない。

[0063]

また、本実施形態では下部電極 2 0 2 および導電膜 1 0 7 にPtを用いたがそれだけに限るものではなく、Ag, Au, Ir, Ru, Ti, Ta, Al, Cu, Ru03, Ru02, SrRu03, LaCo03, SrCo 03, LaSrCo03, TiN, TiOx, YBa2Cu3Ox, IrO2, TaSiN, MoNのうちのいずれか 1 つ、あるい



[0064]

また、本実施形態では上部電極203および電極109a, 109bにCuを用いたがそれだけに限るものではなく、Al, Ag, Pt, Au, Ir, Ru, Os, Ti, Taのうちのいずれか10、あるいはそれらの混合物から構成されている材料を用いても同様の効果が得られた。

[0065]

(第2の実施形態)

<構造>

この発明の第2の実施形態による記憶素子2の構造を図8に示す。この記憶素子2では、図1に示した可変抵抗膜108のうち可変抵抗部108aと108bとの間に存在する領域が削除されている。その他の構造は図1と同様である。

[0066]

<大きさ>

なお、本実施形態では、図8に示した記憶素子2は、記憶素子1つあたりの幅を0.25 μ mとし、可変抵抗膜108の膜厚を0.1 μ mとし、保護絶縁膜105の膜厚を0.4 μ mとし、電極109の幅を0.09 μ mとして構成されている。また、導電膜107の幅を記憶素子の幅と同様の0.25 μ mとし、電極109aと電極109bとの距離を0.07 μ mとした。

[0067]

<効果>

以上のように、可変抵抗部108aと可変抵抗部108bと間に可変抵抗膜108が存在していないので、電極109aと導電膜107との間で発生する電界が電極109bに影響を及ぼさない。よって、第1の実施形態と比較すると、電極109aと電極109bとの距離を縮めることができ、記憶素子のサイズを小さくすることができる。

[0068]

(第3の実施形態)

<構造>

この発明の第3の実施形態による記憶素子3の構造を図9に示す。この記憶素子2では、図8に示した可変抵抗膜108に代えて、特性 α を有する可変抵抗膜308 α と特性 β を有する可変抵抗膜308 β とを備える。可変抵抗膜308 α と可変抵抗膜308 β とは、互いに電界の影響が及ぼされない程度の距離で離れて形成される。電極109 a は、可変抵抗膜308 β 上に形成される。電極109 b は、可変抵抗膜308 α 上に形成される。電極109 a と導電膜107との間に所定のパルス電圧が印加されると、可変抵抗膜308 β のうち電極109 a の直下に存在する領域(可変抵抗部308 a)の抵抗値が増加/減少する。電極109 b と導電膜107との間に所定のパルス電圧が印加されると、可変抵抗膜308 α のうち電極109 b の直下に存在する領域(可変抵抗部308 b)の抵抗値が増加/減少する。その他の構造は図8と同様である。

[0069]

<大きさ>

なお、本実施形態では、図 9 に示した記憶素子 2 は、記憶素子 1 つあたりの幅を 0.2 5 μ m とし、可変抵抗膜 1 0 8 の膜厚を 0.1 μ m とし、保護絶縁膜 1 0 5 の膜厚を 0.4 μ m とし、電極 1 0 9 の幅を 0.0 9 μ m として構成されている。また、導電膜 1 0 7 の幅を記憶素子の幅と同様の 0.25 μ m とし、電極 1 0 9 a と電極 1 0 9 b との距離を 0.07 μ m とした。

[0070]

<等価回路>

本実施形態による記憶素子2の等価回路を図9に示す。記憶素子3は、記憶素子1と同様に、記憶モード、リセットモード、および再生モードを有しており、メモリセルM3に2値あるいは多値の情報(ビットデータ)を記憶する。図9に示した可変抵抗部308bは、図4に示した可変抵抗部108bと比較すると、回路記号の矢印の方向が逆になって



いる。

[0071]

<記憶モード>

図10に示したメモリセルM3に情報(ビットデータ)を記憶する記憶モードについて図11(a),(b)を参照しつつ説明する。なお、可変抵抗部308aの抵抗値は0.1k Ω に初期化されており、可変抵抗部308bの抵抗値は9k Ω に初期化されているものとする。

[0072]

まず、プレート線Pla,Plbの電位をグランドに落とした状態にする。

[0073]

次に、ワード線W1に所定の電圧を印加することによってトランジスタT1を導通させる。

[0074]

次に、ビット線B1に+極性パルスが印加されると、その+極性パルスはトランジスタ T1を介して可変抵抗部308a,308bに印加される。可変抵抗部308aの抵抗値 Rは印加された+極性パルスに応じて減少し、可変抵抗部308bの抵抗値 Rは印加された+極性パルスに応じて増加する。

[0075]

ここで、ビット線B1に図11 (a) のような電圧+4 Vの+極性パルスが10回印加されると、可変抵抗部308aの抵抗値Rはビット線B1に印加される+極性パルスの回数 (パルス数) が増加するにしたがって $0.1k\Omega$ から $9k\Omega$ に増加し、可変抵抗部308bの抵抗値Rはビット線B1に印加される+極性パルスの回数 (パルス数) が増加するにしたがって $9k\Omega$ から $0.1k\Omega$ に減少する(図11(b) の $1\sim10$ パルス目)。

[0076]

このように、ビット線B1に印加される+極性パルスの回数(パルス数)に応じて可変抵抗部308a,308bの抵抗値Rが段階的に増加/減少することにより、メモリセルM3に情報が書き込まれる。つまり、可変抵抗部308a,308bの抵抗値Rによって記憶状態を設定することができる。

[0077]

<リセットモード>

図10に示したメモリセルM3に書き込まれた情報を消去するリセットモードについて図11(a),(b)を参照しつつ説明する。なお、上述の記憶モードによって、可変抵抗部308aの抵抗値Rは9k Ω になっているものとし、可変抵抗部308bの抵抗値Rは0.1k Ω になっているものとする(図11(b)の10パルス目)。

[0078]

まず、プレート線Pla、Plbの電位をグランドに落とした状態にする。

[0079]

次に、ワード線W1に所定の電圧を印加することによってトランジスタT1を導通させる。

[0080]

[0081]

ここで、ビット線B1に図11 (a) のような電圧-2 Vを有する-極性パルスが1 0 回印加されると、可変抵抗部3 0 8 a の抵抗値Rはビット線B1に印加される-極性パルスの回数 (パルス数) が増加するにしたがって9 k Ω から0. 1 k Ω に減少し、可変抵抗部3 0 8 b の抵抗値Rは、ビット線B1に印加される-極性パルスの回数 (パルス数) が増加するにしたがって0. 1 k Ω から9 k Ω に増加する(図1 1 (b) の1 1 \sim 2 0 パル

ス目)。

[0082]

このように、記憶モードのときに印加した+極性パルスに対して逆の極性を有する一極性パルスを記憶モードのときに+極性パルスを印加した回数と同じ回数だけ印加すれば、メモリセルM3に書き込まれた情報をリセットすることができる。つまり、可変抵抗部308a,308bの記憶状態を初期状態に戻すことができる。

[0083]

以上のような記憶モードおよびリセットモードを交互に10パルスづつ行うと、可変抵抗部308a,308bの抵抗値Rは図11(b)のように規則正しく変化する。

[0084]

<再生>

図10に示したメモリセルM3に書き込まれた情報(ビットデータ)を読み出す再生モードは、第1の実施形態と同様である。

[0085]

<効果>

以上のように、可変抵抗部108aと可変抵抗部108bと間に可変抵抗膜108が存在していないので、電極109aと導電膜107との間で発生する電界が電極109bに影響を及ぼさない。よって、第1の実施形態と比較すると、電極109aと電極109bとの距離を縮めることができ、記憶素子のサイズを小さくすることができる。

[0086]

また、可変抵抗部 108a, 108bの特性に応じたパルス電圧を印加することによって、可変抵抗部 108a, 108bの抵抗値を相補的に変化させることができる。これにより、記憶素子 3 をメモリセルをして利用することが可能である。

[0087]

なお、本実施形態では、可変抵抗部 108a の特性が特性 β であり可変抵抗部 108b の特性が特性 α であるが、これに限らず、可変抵抗部 108a の特性が特性 α である場合も同様の作用・効果を得ることが可能である。

【産業上の利用可能性】

[0088]

以上のように、本発明にかかる記憶素子は、低電力、高速書き込み・消去、大容量化が可能であり、安価で安定に歩留まり良く製造、実現することができるという効果を有し、メモリ等として有用である。

【図面の簡単な説明】


[0089]


- 【図1】この発明の第1の実施形態による記憶素子1の構造を示す構成図である。
- 【図2】図1に示した可変抵抗膜108の特性を示す図である。
- 【図3】図1に示した可変抵抗膜108の特性を示す図である。
- 【図4】図1に示した記憶素子1の等価回路を示す回路図である。
- 【図5】記憶モードおよびリセットモードにおける可変抵抗部108a,108bの抵抗変化を示す図である。
- 【図6】再生モードにおける可変抵抗部108a,108bの抵抗値と出力電圧との関係を示す図である。
- 【図7】可変抵抗部108a,108bの抵抗値が1/2である場合における可変抵抗部108a,108bの抵抗値と出力電圧との関係を示すグラフである。
 - 【図8】この発明の第2の実施形態による記憶素子2の構造を示す構成図である。
 - 【図9】この発明の第3の実施形態による記憶素子2の構造を示す構成図である。
- 【図10】この発明の第3の実施形態による記憶素子3の等価回路を示す回路図である。
- 【図11】記憶モードおよびリセットモードにおける可変抵抗部308a,308bの抵抗変化を示す図である。

【符号の説明】


[0090]

- 1, 2, 3 記憶素子
- 101,201 基板
- 102a ドレイン
- 102b ソース
- 103 ゲート絶縁膜
- 104 ゲート
- 105 保護絶縁膜
- 106 コンタクトプラグ
- 107 導電膜
- 108,308α,308β 可変抵抗膜
- 109a, 109b 電極
- T1 トランジスタ
- 108a, 108b, 308a, 308b 可変抵抗部
- 202 下部電極
- 2 0 3 上部電極
- 204 パルス電源
- W1 ワード線
- B1 ビット線
- P1 プレート線
- M1, M3 メモリセル











【図3】






【図4】











【図6】

(a) パルス数による抵抗変化




(b) 記録状態を読み出した時の出力電圧






【図7】


(a) パルス数による抵抗変化




(b) 記録状態を読み出した時の出力電圧






















(b)





【要約】

【課題】記憶素子の大容量化、書き込み電力の低減、書き込み/読み出し時間の高速化、 長寿命化の要求を満たす記憶素子を提供する。

【解決手段】 記憶素子1は、トランジスタ110の上部に保護絶縁膜105,導電膜1 07,可変抵抗膜108,および電極109a,109bを順次積層した構成を有する。 ゲート104に電圧を印加しドレイン領域102aと電極109a,109bとの間に所 定のパルス電圧を印加することによって、可変抵抗部108a,108bに2値もしくは 多値の情報を書込/消去する。また、電極109aをグランドに落とし電極109bに所 定の再生電圧を印加することによって可変抵抗部108a, 108bに書き込まれた情報 を導電膜107、コンタクトプラグ106、トランジスタT1のソース領域102bを介 してトランジスタT1のドレイン領域102aから再生する。

【選択図】 図1

特願2004-131542

出 願 人 履 歴 情 報

識別番号

[000005821]

1. 変更年月日 [変更理由]

住 所 氏 名 1990年 8月28日

新規登録 大阪府門真市大字門真1006番地

松下電器産業株式会社